ㆍ Ph. D., EECS, The University of Michigan, Ann Arbor, MI, USA (1996. 05)

ㆍ M. S. E., EECS, The University of Michigan, Ann Arbor, MI, USA (1993. 04)

ㆍ B. S., EECS, University of California at Berkeley, CA, USA (1991. 05) 

ㆍ Associate Professor, School of Electrical and Electronic Engineering, Yonsei University, Seoul, Korea (2005. 03  ~ Present)
     연세대학교 공과대학 전기전자공학부 부교수 

ㆍ Assistant Professor, School of Electrical and Electronic Engineering, Yonsei University, Seoul, Korea (2002. 03 ~ 2005. 03)
     연세대학교 공과대학 전기전자공학부 조교수 

ㆍ Senior Engineer, DRAM Design Team, Memory Product & Technology, Development Division, Samsung Electronics (1996. 05 ~ 2002. 02) 
     삼성전자 메모리개발사업부 DRAM 설계팀 책임연구원 

ㆍ Low voltage and low power devices and circuits (저전력, 저전압 소자 및 회로)
ㆍ Next generation memory devices and circuits (차세대 메모리 소자 및 회로)
ㆍ Memory design and design for testability (메모리 설계 및 테스트 용이화 설계)
ㆍ Memory reliability and product technology (메모리 신뢰성 및 제품 기술)
ㆍ Memory systems and applications (메모리 시스템 기술)

ㆍ Takuo Sugano Outstanding Far East Paper Award, IEEE ISSCC (2002)